【威傳媒記者蘇松濤報導】
加州聖荷西—Cadence (Nasdaq: CDNS) 今日宣布推出「從規格到封裝成品」 (Spec-to-Packaged Parts) 的小晶片 (chiplet) 生態系，旨在降低工程複雜性，專為開發物理 AI、資料中心、高效能運算 (HPC) 應用之小晶片客戶加速上市時間，首批加入 Cadence 生態系的 IP 合作夥伴包括 Arm、Arteris、力旺電子 (eMemory)、円星科技 (M31 Technology)、Silicon Creations 與 Trilinear Technologies，以及矽分析合作夥伴 proteanTecs。為降低風險並簡化客戶導入流程，Cadence正攜手三星晶圓代工合作，打造Cadence物理AI小晶片平台的矽原型，並於三星晶圓代工SF5A 製程中預先整合合作夥伴的IP。
延續長期的深度合作，Cadence 與 Arm 亦攜手加速物理 AI 與基礎架構 AI 應用的創新。Cadence 將利用先進的 Arm® Zena™ 運算次子系統 (CSS) 與關鍵 IP，強化其物理 AI 小晶片平台與框架。這項全新的解決方案能滿足汽車、機器人與無人機對次世代邊緣 AI 處理的嚴苛要求，並符合資料中心、雲端及 HPC 應用對標準化 I/O 與記憶體小晶片的需求。此聯盟不僅降低了工程複雜性，更為客戶提供採用先進小晶片的低風險路徑，為更聰明、安全且高效的系統奠定基礎。
Cadence 運算解決方案事業群副總裁 David Glasco 表示：「隨設計複雜度提升，多晶片架構對於實現卓越效能與成本效益至關重要。Cadence 的小晶片解決方案能優化成本並提供高度客製化彈性。透過整合我們豐富的 SoC 設計專業與生態系中預先驗證的 IP，我們正協助客戶降低風險，更有信心快速實現小晶片開發目標。」
Cadence 已建構規格驅動的自動化系統，可生成結合Cadence IP與各方 IP 的小晶片框架，並具備管理、安全性與安全防護功能。在 EDA 工具流程上，該架構支援 Cadence Xcelium™ 邏輯模擬器進行無縫模擬，並透過 Palladium® Z3 企業級模擬平台進行硬體模擬；在實體設計上，則利用即時回饋優化佈局佈線週期。此外，該架構完全符合 Arm Chiplet System Architecture與未來的 OCP 規範，確保跨生態系的互操作性。透過 Cadence 的 UCIe™ IP，能提供業界標準的晶片對晶片連接，並支援 LPDDR6/5X、PCIe® 7.0 及 HBM4 等介面。
Cadence 物理AI小晶片平台的部分基礎系統原型，已預先整合了Cadence小晶片框架、UCIe 32G、LPDDR5X IP，並已成功通過全矽驗證。
合作夥伴證言
「隨著汽車、機器人及其他新興應用的運算需求激增，產業亟需具備高擴展性的解決方案，以在設計初期即導入更高性能、更卓越效率以及功能安全防護。透過利用 Arm Zena CSS，Cadence 的小晶片平台將滿足次世代智慧系統的需求，進而推動物理 AI 的發展版圖、加速小晶片的採用，並協助客戶降低設計複雜度。」— Arm 物理 AI 事業部產品與解決方案副總裁 Suraj Gajendra
「Arteris 的片上網路 (NoC) IP 產品（包括 Ncore 和 FlexNoC）始終走在創新尖端，我們很高興能支持 Cadence 的物理 AI 小晶片平台與小晶片框架。透過與 Cadence 合作，我們正協助客戶以高頻寬、可擴展且經量產驗證的互連技術，信心十足地為次世代多晶片系統採用小晶片架構。」— Arteris 戰略行銷副總裁 Guillaume Boillet
「eMemory增強型的 OTP 產品，與 Cadence 小晶片框架中的 Securyzr™ 根信任 (Root of Trust) 相輔相成。身為領先的非揮發性記憶體技術供應商，eMemory技術與 Cadence 安全子系統的結合，使物理 AI 小晶片平台能提供安全儲存與長週期的金鑰管理，強化了 Cadence 在先進小晶片設計中為晶片對晶片 (die-to-die) 安全與防護所奠定的堅實硬體基礎。」— 力旺電子 (eMemory) 董事長 Charles Hsu
「M31 很榮幸能成為 Cadence 持續擴展的小晶片生態系貢獻者，我們在領先製程技術上不斷推進介面 IP，並與最新的 MIPI 標準保持同步。憑藉經證實的車用級 IP 及十多年支援高運量消費性應用的經驗，M31 提供世界級的 MIPI PHY 介面 IP，使客戶能透過靈活的 MIPI CSI 和 DSI 整合，快速實現先進的小晶片解決方案。」— 円星科技 (M31 Technology) 執行長 Scott Chang
「我們很高興能與 Cadence 在其小晶片平台上展開合作，並在所有小晶片類型中嵌入 proteanTecs 的遙測技術。我們正攜手為次世代運算需求實現安全、可靠且高效的物理 AI。這是一次卓越的合作，為開發汽車與自駕應用之先進 SoC 和系統的客戶提供了實質價值。」— proteanTecs 業務開發副總裁 Ziv Paz
「我們很高興與 Cadence 合作展示三星 SF5A 技術的競爭力。透過這項值得信賴的夥伴關係，我們期待『從規格到封裝成品』小晶片生態系的成功擴張，並協助客戶為物理 AI 應用—包括次世代汽車設計—建立通往尖端矽解決方案的可靠路徑。」— 三星電子晶圓代工技術規劃副總裁 Taejoong Song
「身為 Cadence 的長期合作夥伴，我們很高興能透過『從規格到封裝成品』計畫深化合作。在過去 15 年中，我們已跨足各領先晶圓代工廠，為 Cadence 開發並交付超過 100 個客製化 PLL。在合作過程中，我們提供了高性能、低抖動的 PLL 與專門的時脈解決方案，我們很興奮能擴大合作，協助加速次世代基於小晶片的設計。」— Silicon Creations PLL 產品線開發總監 Pawel Banachowicz
「Trilinear Technologies 非常榮幸能在這項創新計畫中提供先進的 DisplayPort IP。與 Cadence 的合作使我們能夠驅動高性能視訊連接，並為小晶片生態系提供靈活、面向未來的顯示解決方案。」— Trilinear Technologies 執行長 Carl Ruggiero
圖片提供：Cadence
[臉書留言]