【威傳媒記者蘇松濤報導】
全球電子設計創新領導廠商益華電腦(Cadence Design Systems, Inc.) 宣布推出 Cadence Verisium 人工智慧 (AI)驅動的驗證平台，這是一套利用大數據和AI 優化驗證工作負載、提高覆蓋率並加速根本原因分析的應用程序。Verisium 平台建立在全新的Cadence 整合型企業數據和AI平台 (簡稱JedAI) 之上，並與Cadence 驗證引擎自然整合。
隨著 SoC 複雜性的不斷提高，驗證已成為系統上市時間的關鍵，通常比任何其他晶片工程任務消耗更多的運算和人力資源。Verisium 平台的發布代表了從電子設計自動化 (EDA) 中的單運行、單引擎演算法，轉移到利用大數據和AI優化整個 SoC 設計和驗證中多引擎的多次運行演算法的世代交替。通過採用Verisium平台，所有驗證數據，包括波形、覆蓋範圍、驗證報告和文件，都可匯集在 Cadence JedAI 平台中。此平台的機器學習 (ML) 模型與從這些數據中挖掘其他專有指標，並啟用新的工具，從而顯著提高驗證效率。借助Cadence JedAI平台，Cadence 能夠在 Verisium AI驗證中統一其在資料和AI 方面的運算軟體創新，整合到 Cadence Cerebrus™ 智慧晶片工具的 AI 設計實現和 Optimality 智慧系統工具的 AI系統分析。
Verisium平台中可用的初始應用程序套件包括：
Verisium AutoTriage: 構建機器學習模型，通過同源的多個測試故障進行預測與分類，幫助自動執行回歸失效分類的重複性任務。
Verisium SemanticDiff: 提供演算法解決方案來比較 IP 或 SoC 的多源代碼版本，並對版本進行分類，與哪些更新對系統行為的破壞性最大進行排序，有助確認潛在的問題點。
Verisium WaveMiner: 應用強大的AI引擎來分析多次運行的波形，並確認哪些訊號、時間最有可能代表測試失效的根本原因。
Verisium PinDown: 與 Cadence JedAI 平台和業界標準修訂控制系統整合，以構建源代碼更改、測試報告和log文件的 ML 模型，以預測哪些原始碼check-ins最有可能導致錯誤。
Verisium Debug: 提供從IP 到SoC 以及從單次運行到多次運行的整體調試解決方案，通過波形、原理圖、驅動程序追蹤和SmartLog 技術提供快速、全面的交互式和後處理調試流程。 Verisium Debug與 Cadence JedAI 平台和其他 Verisium 應用程序原生整合，支持同時自動比較通過和失敗的測試，實現 AI 驅動的根本溯源分析。
Verisium Manager: 將 Cadence 的全流程 IP 和 SoC 級驗證管理解決方案與驗證計劃、作業調度和多引擎覆蓋原生導入 Cadence JedAI 平台，並將其擴展支持 AI 驅動的測試套件優化，進而提高運算場效率。Verisium Manager 可與其他 Verisium 應用程序整合，支持從基於瀏覽器的統一管理控制台交互式按鈕部署完整的 Verisium 平台。
Cadence 資深副總裁暨系統與驗證事業部總經理Paul Cunningham 表示:「AI和大數據正在改變我們的世界。Cadence為了在核心 EDA 業務中實現這一轉變，我們必須構建能夠跨多個運行和引擎進行優化的創新技術。透過 Verisium 平台，我們進入了基於 Cadence JedAI 平台的 AI 驅動驗證的嶄新時代。這新旅程正剛展開，我們的客戶就已見證採用 Verisium 平台在驗證生產力和效率方面有了顯著進步。」
Verisium AI 驅動驗證平台是 Cadence 驗證完整流程的一部分，其中包括 Palladium ® Z2 企業模擬平台、Protium X2 原型設計、Xcelium 模擬、Jasper 形式驗證平台和 Helium 虛擬和混合Studio。Cadence 驗證全流程提供了最高的驗證生產力，讓在有限的時間內使所投資的資源物盡其用，儘可能發現更多的錯誤和實現更多的溯源分析。Verisium 平台和驗證全流程支持公司的智慧系統設計策略，從而實現卓越的 SoC 設計。欲了解更多資訊，請參考: http://www.cadence.com/go/Verisium 。
客戶證言
聯發科技創新的 SoC 晶片橫跨於行動通訊、智慧家居、連網和物聯網等產品中，其複雜性不斷增加，以滿足客戶日益增長的效能需求。為此功能驗證成為專案計劃中的關鍵角色。我們與Cadence 共同分享對新一代 AI 驅動的多運行技術所推動的願景，將可以提升驗證效率，雙方緊密合作中也體驗到 Verisium 平台具備自動加速解決根本問題的開創性優勢，將與Cadence協同擴大部署在我們的 IP 和 SoC 驗證團隊中。
-聯發科技晶片產品開發部門副總Chinh Tran
隨著 SoC 複雜性的不斷增長，SoC 級驗證已成為我們設計定案計劃中的限速步驟。我們見證利用AI和大數據顯著提高設計和驗證效率的絕佳機會。我們正在與Cadence 緊密合作，在我們的行動 SoC 設計上採用Verisium 平台，並已見到該平台對錯誤溯源自動分類與分析上的優異表現。
-三星電子企業副總S. Brian Choi
功能驗證一直是解決 STM32 微控制器中 IP 和 SoC 設計複雜性快速增長的主要挑戰。Cadence 的數據驅動功能驗證平台和利用AI技術的應用程序，是解決這個問題非常可行的方法。ST和Cadence 因分享共同的願景，進而雙方緊密合作採用多個 Verisium 應用程序。我們已經觀察到利用Verisium AutoTriage、SemanticDiff 和 WaveMiner 顯著提高了功能驗證的效率。使用Verisium和 Cadence JedAI 平台，我們的 IP 和 SoC 設計中的錯誤進行分類和定位方面可快速實現生產力的顯著提升。
-意法半導體STM32數位驗證經理Mirella Negro Marcigaglia
[臉書留言]