全球ASIC 領導廠商創意電子，已成功於先進 FinFET 製程上實現複雜的 3D 堆疊晶片設計並完成投片。該設計採Cadence Integrity 3D-IC 平台，於覆晶接合（flip-chip）封裝的晶圓堆疊 (WoW) 結構上實現Memory-on-Logic 三維芯片堆疊配置。Integrity 3D-IC 平台中的 Cadence Integrity System Planner 與 Cadence Innovus 設計實現系統無縫整合，讓複雜設計中的晶圓對晶圓介面規劃和分層晶片堆疊得以實現。這款晶圓堆疊 WoW 設計已成功的通過首次矽片驗證。
