創意電子採用Cadence 數位解決方案成功完成先進的高效能運算(HPC)設計和CPU設計。其中，HPC設計採用了台積電先進的N3製程，運用Cadence Innovus設計實現系統，順利完成首款具有高達350萬個實例數(instance)、時脈頻率高達3.16GHz的先進設計。另一款CPU 設計則是在台積電N5製程技術上，利用以AI驅動的Cadence Cerebrus™ 智慧晶片設計工具以及Cadence數位全流程，成功讓晶片降低8%功耗、減少9%的設計面積
Cadence與聯電共同開發認證的毫米波參考流程達成一次完成矽晶設計
全球電子設計創新領導廠商益華電腦 (Cadence Design Systems, Inc.) 與聯電於今(30)日宣布雙方合作經認證的毫米波參考流程，成功協助亞洲射頻IP設計的領導廠商聚睿電子(Gear Radio Electronics)，在聯電28HPC+ 製程技術以及Cadence® 射頻(RF)解決方案的架構下
Cadence數位與客製/類比流程獲得台積電最新N4P和N3E製程技術認證
Cadence 與台積電研發團隊緊密合作，確保數位流程符合台積電N4P與N3E製程認證要求。Cadence完整整合 RTL到 GDS數位全流程，包括Cadence Innovus™ 設計實現系統、Quantus™萃取解決方案、QuantusFS求解器、Tempus™ 時序簽核解決方案和 ECO 選項、Pegasus™ 驗證系統、Liberate™ 特徵解決方案和 Voltus™ IC 電源完整性解決方案與Voltus-Fi 類比電源完整性解決方案。此外，Cadence Genus ™合成解決方案和可預測性 iSpatial 技術，也均支持台積電N4P和N3E先進製程技術。
Cadence推出全新Certus 設計收斂方案 實現十倍快的全晶片同步優化簽核速度
Cadence Certus 設計收斂解決方案的環境可自動作業，同時加速設計時程，整個設計收斂週期 — 從簽核優化到佈線、靜態時序分析 (STA) 和萃取，由數周縮短到一個晚上即可輕鬆完成。該解決方案能支持最大尺寸的晶片設計專案，給予無限的設計容量，與當前的設計方法和流程相比，生產率大幅提高了十倍。
Cadence推出AI驗證平台Verisium全面革新驗證生產力
全球電子設計創新領導廠商益華電腦(Cadence Design Systems, Inc.) 宣布推出 Cadence Verisium 人工智慧 (AI)驅動的驗證平台，這是一套利用大數據和AI 優化驗證工作負載、提高覆蓋率並加速根本原因分析的應用程序。Verisium 平台建立在全新的Cadence 整合型企業數據和AI平台 (簡稱JedAI) 之上，並與Cadence 驗證引擎自然整合。
Cadence Cerebrus AI解決方案為客戶下世代設計帶來突破性成果
全球電子設計創新領導廠商益華電腦(Cadence Design Systems, Inc.)宣佈，Cadence Cerebrus智慧晶片設計工具(Intelligent Chip Explorer) 獲得客戶採用於其全新量產計劃。
Cadence 推出 Optimality Explorer全面革新系統設計 以AI驅動電子系統優化
利用類似 Cadence Cerebrus 中的AI 技術產生突破性的結果，Optimality Explorer 提供的優化設計比傳統手動方法平均快 10 倍，更在某些設計上實現了高達 100 倍的加速。
Cadence雲端特徵化分析方案有助M31加快五倍的IP上市時間
全球矽智財專業開發商円星科技(M31 Technology，以下簡稱M31)已採用Cadence CloudBurst平台進一步完備其現有的Cadence Liberate Trio Characterization Suite分析套件基礎架構，從而加快其先進製程IP的交付時間。CloudBurst平台可在安全、隨時可用的雲端環境中，輕鬆存取Liberate Trio套件，將設置時間縮短25倍